当前位置 www.4661.com > www.4661110.com >

去两数中最大阶码值作为成果的阶码值 8. 已知某

 

  计较机构成道理参测验题_工学_高档教育_教育专区。一、选择题(20 分) 1. 二进制数左移一位,则数值( A.增大一倍 B.减小一倍 ) 。 C.增大 10 倍 D.不变 2. 浮点加法运算时尾数乞降的成果为 10.01000010, 那么经规格

  一、选择题(20 分) 1. 二进制数左移一位,则数值( A.增大一倍 B.减小一倍 ) 。 C.增大 10 倍 D.不变 2. 浮点加法运算时尾数乞降的成果为 10.01000010, 那么经规格化后 的尾数为( A.11.00100001 C.11.00001000 ) 。 B.00.10000100 D.00.10010000 3. 十六进制数 CC 所对应的八进制数为(11001100) 。 A.314 B.630 C.1414 D.3030 ) 。 4. 8 位二进制补码定点整数能暗示的数值范畴是( A.-128~127B.-127~127C.0~127 D.0~255 5. 操做数 00000101 取 00000101 施行逻辑()操做后,运算成果为 00000000。 A.或 B.取 C.异或 D.取非 6. 原码乘法是() 。 A.用原码暗示操做数,然后间接相乘 B.被乘数用原码暗示,乘数取绝对值,然后相乘 C.乘数用原码暗示,被乘数取绝对值,然后相乘 D.先取操做数绝对值相乘,符号位零丁处置 7. 正在浮点数加减运算中( ) A.阶码部门取尾数部门别离进行加减运算 B.阶码取尾数做为一个全体进行加减运算 1 C.阶码对齐后,尾数相加减运算 D.尾数零丁加减,去两数中最大阶码值做为成果的阶码值 8. 已知某字符的编码为 0100101,若最高位添加一个偶校验位,则 其编码变为() 。 A.10100101 B.11001010 C.01000110 D.01010101 9. 计较机各功能部件之间的合做关系如下图所示。 假设图中虚线暗示节制流,实线暗示数据流,那么 a、b 和 c 别离 暗示() 。 A.节制器、内存储器和运算器 B.节制器、运算器和内存储器 C.内存储器、黄金城!运算器和节制器 D.内存储器、节制器和运算器 10.CPU 从内存中读取指令时,需要先将法式计数器(PC)的内容输 2 送到()总线上。 A.数据 B.地址 C.节制 D.接口 11.若存储器按字节编址且指令长度为 16 位,则法式挨次施行时,每 施行一条指令,法式计数器的值添加() 。 A.1 B.2 C.3 D.4 12.计较机加电自检当前,指导法式起首拆入() ,不然,计较机不克不及 做任何工作。 A.操做系统 C.Office 系列软件 13.外部总线是用来毗连( A.CPU 内部各部件 B.CPU 取存储器、I/O 系统之间的连线 C.从机系统板上的各个芯片 D.系统中的各个功能模块或设备 14.正在指令系统中,采用扩展操做码的目标是( A.添加地址码数量 C.添加指令数量 长度 15.若是计较机断电,则()中的数据会丢失。 A.ROM B.EPROM C.RAM D.CDROM ) 。 B.编译法式 D.使用软件 ) 。 B.添加寻址空间 D.削减法式中指令操做码的平均 16.存储速度最快的是() 。 A.CPU 内部寄放器 B.计较机的高速缓存 Cache 3 C.计较机的内存 17.32 位微处置器的 32 是指() 。 A.系统总线 位 C.CPU 字长为 32 位 D.大容量磁盘 B.处置的数据长度只能为 32 位 D.通用寄放器数目为 32 个 18.()不属于存储器的速度机能目标。 A.存储周期 B.存取时间 C.从频 D.存储器带宽 ) 。 19.以下关于基址寻址体例的论述,准确的是( A.基址寻址体例常用于处理成批数据的处置 B.基址寻址体例可用于扩大寻址空间 C.基址寄放器次要用于物理地址到逻辑地址的变换 D.基址寄放器可由用户法式点窜 20.以科学计较为从的计较机,对()要求较高。 A.外存储器的读写速度 C.I/O 设备的速度 B.从机的运算速度 D.显示分辩率 ) 。 21.下列指令中属于非数值处置指令的是( A.定点运算指令 C.字符串处置指令 22.转移指令的次要操做是( A.改变法式计数器 PC 的值 B.改变地址寄放器的值 B.浮点运算指令 D.比力两数大小的指令 ) 。 C.改变 PC,并将下一条挨次施行的指令地址(前往指令地址) 保留于仓库中 4 D.从仓库中恢复法式计数器 PC 的值 23.运算器中的累加器( ) 。 A.没有加功能,也没有寄放器功能 B.没有加功能,有寄放器功能 C.有加功能,也有寄放器功能 D.有加功能,没有寄放器功能 24.正在总线布局的 CPU 中, 各个部件毗连到总线上, 正在某一时间 ( ) 。 A.只要一个部件能够向总线发送消息,而且只要一个部件能从总 线上领受消息。 B.只要一个部件能够向总线发送消息,但能够有多个部件同时从 总线上领受消息。 C.能够有一个以上部件向总线发送消息,但只要一个部件可从总 线上领受消息。 D.能够有一个以上部件向总线发送消息,而且能够有多个部件同 时从总线.正在微法式节制体例中,机械指令和微指令的关系是( )。 A.每一条机械指令由一条微指令来注释施行 B.每一条机械指令由一段(或一个)微法式来注释施行 C.一段机械指令构成的工做法式可由一条微指令来注释施行 D.一条微指令由若干条机械指令构成 26.存储器存储容量单元 GB 的意义是( )。 A.28 字节 B.210 字节 C.220 字节 D.230 字节 5 27.存储器若是按存取体例分类的话,可分为( ) 。 A.CPU 节制的存储器和外部设备节制的存储器两类 B.只读存储器和只写存储器两类 C.间接存取存储器和间接存取存储器两类 D.随机存取存储器、只读存储器、挨次存取存储器和间接取存储 器 28.鄙人面几种数据传送的节制体例中, 不克不及实现 CPU 和输入输出设 备并行工做的是( A.法式间接节制体例 C.DMA 输入输出体例 ) 。 B.法式中缀体例 D.通道节制体例 ) 。 29.多体交叉存储器次要处理的问题是( A.扩充从存储器容量 C.提高存储器数据传输率 B.提高存储器的靠得住性 D.以上全不合错误 30.以下关于 CPU 取从存之间添加高速缓存(Cache)的论述中,错 误的是() 。 A.Cache 扩充了从存储器的容量 B.Cache 能够降低因为 CPU 取从存之间的速度差别形成的系统 机能影响 C.Cache 的无效性是操纵了对从存储器拜候的局部性特征 D.Cache 中凡是保留着从存储器中部门内容的一份副本 31. 虚拟存储器办理系统的根本是法式的局部性道理,因而虚存的目 的是为了给每个用户供给比从存容量()编程空间。 6 A.小得多的逻辑 C.小得多的物理 B.大得多的逻辑 D.大得多的物理 32.内存的段式存储办理有很多长处。下面描述中, ()不是段式存储 办理的长处。 A.支撑法式的模块化设想和并行编程的要求 B.各段法式的点窜互不影响 C.地址变换速度快、内存碎片(零头)小 D.便于多道法式共享内存的某些段 33.以下论述准确的是( ) 。 A.从存的存取速度能够取 CPU 婚配 B.从存由 ROM 形成 C.辅存中的法式调入从存后才能运转 D.汇编言语法式设想不需要领会计较机的硬件布局 34.取 3.5 英寸软盘比拟,U 盘的长处是() 。 A.体积小、容量小、速度快 B.体积大、容量小、速度慢 C.体积小、容量大、速度慢 D.体积小、容量大、速度快 35.正在多沉中缀环境下,CPU 现场消息可保留到( A.通用寄放器 B.节制存储器 C.仓库 36.以下论述确的是( ) 。 ) 。 D.外设接口 A.中缀体例一般用于处置随机呈现的办事请求 B.外部设备发出中缀应当即获得 CPU 的响应 C.中缀体例可用于 CPU 向外部设备的请求 7 D.DMA 也可用于正在从存取从存之间传送数据 37.正在间接存储器存取的 I/O 体例中, 节制数据传输的部件是 ( A.CPU B.DMA 节制器 C.存储器 D.总线.正在外设接口中,形态寄放器的感化是( A.存放 CPU 给外设的操做号令 B.存放外设给 CPU 的操做信号 C.存放外设的工做形态 D.存放 CPU 的工做形态 39.若指令系统中设置了公用 I/O 操做指令,则 I/O 接口() 。 A.取内存单位必需同一编址 B.能够编址 C.必需采用 DMA 体例取内存互换数据 D.必需采用中缀体例取内存互换数据 40.并行性的寄义不包罗( A.时间堆叠 ) 。 C.资本共享 ) 。 D.01010 ) 。 D.数据共用 B.资本反复 41.代码 10101 逻辑左移一位后得( A.10010 B.10011 C.01011 42.正在计较机中, 适合于二进制数做加减法运算的数字编码是 ( A.原码 B.补码 C.BCD 码 D.ASCII 码 43.正在()暗示中,数值 0 是独一暗示的。 A.原码 B.反码 C.补码 D.原码和反码 44.若用 8 位机械码暗示二进制数-111,则补码暗示的十六进制形式 8 为( A.F9 ) 。10000111 B.F0 C.89 D.80 45.以下底数为 2 的浮点数暗示中,尾数是补码暗示,合适规格化要 求的是( 0=n1/2 ) 。 A.0.0100110×2-4 C.0.0110011×2-4 46.8 个二进制位至少可暗示()个数据。 A.8 B.64 C.255 D.256 B.1.0110011×2-4 D.1.1000110×2-4 47.微处置器中的 ALU 可施行算术运算和()操做 A.浮点 B.定点 C.逻辑 D.节制 48.计较机内数据采用二进制暗示是由于二进制数() 。 A.最切确 C.最便于硬件实现 B.最容易理解 D.运算最快 49.若 8 位二进制数能被 4 整除,则其最低 2 位() 。 A.不成能是 01、00 C.可能是 01、00 B.只能是 10 D.只能是 00 50.以下关于计较机中数据暗示的论述中,错误的是() 。 A.计较机中的数值数据采用二进制暗示,非数值性数据晦气用二 进制暗示 B.正整数的原码和补码暗示形式不异,而负整数的原码和补码表 示形式分歧 C.数值中的小数点正在硬件中不明白暗示,而是采用商定的方 9 式 D.码长不异时,补码比原码能够多暗示一个数 51.两个带符号的数进交运算时,正在()的环境下有可能发生溢出。 A.同符号数相加 C.异符号数相加 B.同符号数相减 D. 异符号数相 “或” 52.两个 n 位数(包罗 1 位符号位)相乘,乘积一般为 2n-2 位。一个 采用原码一位乘法实现这两个数相乘的运算器,其加的位数 一般为( A.2n 位 ) 。 B.2n-2 位 C .n 位 D.n+2 位 ) 。 53.正在原码一位乘、 除法中, 求乘积或商的符号的逻辑运算是 ( A.逻辑加 B.逻辑乘 C.取非运算 D.异或运算 54.用 ASCII 码暗示的大写英文字母 B﹙42H﹚加偶校验后的二进制 编码为(01000010) 。 A.10001000 B.10000010 C.11000001 D.01000010 55.形态寄放器保留着算术逻辑运算指令施行 (或测试)后构成的各类 形态位标记。这些标记中不包罗( A.运算成果进位标记 C.运算成果为零标记 ) 。 B.运算成果错误标记 D.运算成果溢出标记 56.计较机的用处分歧,对其部件的机能目标要求也有所分歧。以科 学计较为从的计较机,该当沉点考虑() 。 A.CPU 的从频和字长,以及内存容量 B.硬盘读写速度和字长 10 C.CPU 的从频和显示分辩率 D.硬盘读写速度和显示分辩率 57. 从存储器容量大小反映了该计较机() 。 A.每秒钟所能施行的指令条数 B.存储器读写速度 C.立即存储消息的能力 D.保留大量消息的能力 58.正在仓库数据布局及仓库存储布局的计较机中,所需的操做数默认 正在仓库内,因而,入栈和出栈操做常用( A.零地址指令格局 C.二地址指令格局 ) 。 B.一地址指令格局 D.三地址指令格局 ) 。 59.正在指令系统中,采用扩展操做码的目标是( A.添加地址码数量 C.添加指令数量 B.添加寻址空间 D.削减法式中指令操做码的平均长度 60.取外存储器比拟,内部存储器的特点是() 。 A.容量大、速度快、成本低 B.容量大、速度慢、成本高 C.容量小、速度快、成本高 D.容量小、速度慢、成本低 61.CPU 施行法式时,为了从内存中读取指令,需要先将()的内容 输送到地址总线上。 A.指令寄放器(IR) C.标记寄放器 62.相对寻址的次要感化是( A.支撑法式的动态定位 B.支撑访存地址的越界查抄 11 B.法式计数器(PC) D.变址寄放器 ) 。 C.支撑向量、数组的运算寻址 D.支撑法式正在存储器中的定位和扩大寻址范畴 63.施行指令时,以寄放器的内容做为操做数的地址,这种寻址体例 称为()寻址。 A.寄放器 B.相对 C.基址变址 D.寄放器间接 64.计较机中,施行一条指令所需要的时间称为指令周期,完成一项 根基操做所需要的时间称为机械周期,时钟脉冲的反复周期称为 时钟周期。因而, ( ) 。 B.时钟周期等于机械周期 D.指令周期大于时钟周期 A.时钟周期大于机械周期 C.机械周期大于指令周期 65.以下关于精简指令集计较机(RISC)指令系统特点的论述中,错 误的是() 。 A.对存储器操做进行,使节制简单化 B.指令品种多,指令功能强 C.设置大量通用寄放器 D.拔取利用频次较高的一些指令,提高施行速度 66.()用于存放施行指令的地址。 A.算术逻辑单位 C.法式计数器 B.指令寄放器 D.累加器 67.关于微法式的论述,以下准确的是( )。 A.微法式节制器属于硬连线节制器 B.微法式事后存储正在从存的 ROM 中 12 C.每条微指令取一段机械法式相对应 D.每条机械指令取一段微法式相对应 68.从存储器采用双地址译码体例是为了削减( )。 A.地址寄放器的位数 C.读写电的个数 B.数据寄放器的位数 D.译码器的输出线.若是计较机断电,则()中的数据会丢失。 A.ROM B.EPROM C.RAM D.CDROM ) 。 70.下面关于只读存储器的论述不准确的是( A.存储器中的内容是被事后写好的,而且断电后仍能持久保留 B.运转法式时,ROM 只能读出消息而不成能随机写入 C.存储的法式和数据可按照需要进行改变 D.ROM 次要由全译码的地址译码器和存储单位体构成,前者是一 种“取”阵列,后者则是“或”阵列 71.某页式存储办理系统中的地址布局如下图所示,则() 。 A.页的大小为 1K,最多有 8M 页 B.页的大小为 2K,最多有 4M 页 C.页的大小为 4K,最多有 1M 页 D.页的大小为 8K,最多有 2M 页 72.存储器的字线是( ) 。 A.存储体取读写电毗连的数据线。它们通过读写电传送或接 收数据寄放器的消息。 13 B.存储器的数据线。其线数正好取数据寄放器的位数相对应 C.经地址译码器译码之后的存储单位的地址线 D.以上三种说法都不合错误 73.高速缓冲存储器 Cache( ) A.是为处理 CPU 和 SRAM 之间的速度婚配而采用的一项主要技 术; B.是阐扬 CPU 高速高效的机能而设置的一种高速小容量缓冲存 储器; C.存取速度要比从存慢; D.功能由硬件和软件配合实现。 74.常见的连结从存和 cache 中的数据的分歧性的方式有中转法和回 写法两种,下面说法准确的是() A.中转法数据会呈现不分歧 B.回写法对写操做没有高速缓存的感化 C.回写法速度更快 D.中转法存正在数据不分歧现患 75.正在 I/O 系统中,不设置输入输出指令就可实现对外围设备的数据 传送操做,是由于其采用了( A.现式编址体例 B.零丁编址体例 C.取内存同一编址体例 D.取通用寄放器一路编址体例 14 ) 。 76.施行完中缀办事法式后该当恢复现场和断点,为此正在法式中缀处 理过程中此时起首必需( A.恢复断点 B.恢复现场 ) 。 B.节制台中缀 D.可屏障中缀 ) 。 C.开中缀 D.关中缀 77.电源毛病中缀属于( A.不成屏障中缀 C.I/O 设备中缀 78.若不考虑 I/O 设备本身的机能,则影响计较机系统 I/O 数据传输 速度的次要要素是() 。 A.地址总线宽度 C.从存储器的容量 B.数据总线宽度 D.CPU 的字长 ) 。 79.正在外设接口中,节制器的感化是( A.存放 CPU 给外设的操做号令 B.存放外设给 CPU 的操做信号 C.存放外设的工做形态 D.存放 CPU 的工做形态 80.接口是毗连外围设备取计较机从机之间的桥梁,以下关于接口功 能的论述中,错误的是() 。 A.接口该当具备数据转换的功能,例如串行数据取并行数据的相 互转换 B.接口该当施行中缀处置法式实现数据的输入/输出 C.接口该当外设的工做形态并保留形态消息供 CPU 利用 D.接口该当具备数据缓冲的功能,以协调部件之间的速度差别 15 二、缩写词注释(20 分) CPU:地方处置器 ALU:算术逻辑单位 I/O:输入输出接口 SRAM:静态随机拜候存储器 DRAM:动态随机拜候存储器 RAM:随机存储器 ROM:只读存储器 PROM:用户可编程的只读存储器 EPROM:紫外线可擦除可编程只读存储器 FLASH:闪速存储器 EEPROM:用电可擦除可编程只读存储器 ISA:工业尺度总线 EISA:扩展工业尺度总线 PCI:外围部件互连总线 USB:通用串行总线C:串行通信总线 Cache:高速缓存 FIFO:先辈先出算法 LIFO:后进先出 LRU:近期起码利用算法 CRC:轮回冗余校验码 16 A/D:模仿/数字转换器 D/A:数字/模仿转换器 DMA:间接存储器存取体例 DMAC:间接内存拜候节制器 FA:全加器 OP:操做码 CISC:复杂指令系位计较机 RISC:精简指令系位计较机 VLSI:超大规模集成电 LSI:大规模集成电 IR:指令寄放器 PC:法式计数器 DR:数据寄放器 AR:地址寄放器 SR:形态寄放器 MAR:存储器地址寄放器 MDR:存储器数据寄放器 CU:节制单位 CM:节制存储器 CRT:阴极射线管显示器 LCD:液晶显示器 LED:发光二极管显示器 17 三、填空题(每空 2 分,共 10 分) 1. 按原码一位乘法法则,两个 N 位数相乘,需要反复进行 N 次加 及移位操做,才能获得最初的乘积。 2. 浮点数加减法运算时,若两数阶码不等,要先 对阶 。 3. 内存是用来计较机当前运转时临时不需要利用, 但必需存储正在计 算机中的消息。 4. 计较机系统中各部件之间传输的消息流是数据流和指令。 5. Cache 是用来存储计较机当前运转时现场要利用的消息。 6. 静态存储器和动态存储器的次要不同是刷新周期分歧。 7. 多体交叉存储器中, 地址交叉陈列的目标是为领会决扩充容量问 题。 8. 正在运算器中的数据寄放器,每次运算时既存放源操做数,又存放 成果的称为累加器。 9. 多条理存储系统的设想根据是局部性道理。 10. DRAM 为连结其消息需要按时进行 刷新 。 11. 完成一条指令的一系列微指令的有序调集称为微法式 。 12. 正在微法式节制器中,将全数微法式放正在一个高速存储器中,这个 高速存储器称之为节制存储器。 13. 从计较机厂家出产芯片的规格就能够晓得存储体的容量,如 4K ×1,64K×1,16K×8。前一个数字指字扩展,后一个数字指扩 展,即一个存储单位的位数。 14. DMA 体例是正在 RAM 和 I/O 设备之间成立一条间接数据通。 18 15. 一片容量为 1M×4 位的芯片, 其地址线 根, 数据线. 从机取外部设备之间传送数据的体例有:法式间接节制体例、 法式查询体例、法式中缀体例、I/O 通道节制体例和外围处置机 体例。 四、计较题(40 分) 1. 将十进制数-0.276 化成二进制数,再写出各自的原码、反码、补 码暗示(符号位 1 位,数值位 7 位,共 8 位) 。 解: (-0.276)10=(-0.0100011)2 0.726*2 00.552*2 10.104*2 00.208*2 00.416*2 00.832*2 10.664*2 10.328 原码:1 0100011 反码:1 1011100 补码:1 1011101 2. 将十进制数 49 化成二进制数,再写出各自的原码、反码、补码表 示(符号位 1 位,数值位 7 位,共 8 位) 。 解:2∟49 2∟24 2∟12 2∟6 2∟3 2∟1 0 ????1 ????0 ????0 ????0 ????1 ????1 原码;0 0110001 反码;0 0110001 补码;0 0110001 3. 已知 x=-0.1011,y=0.0101,要求用补码减法计较 x-y=?, 并给出计较过程,同时指出计较成果能否溢出? 解: (1)x 补=1.0101. 19 (2) (-y)补=1.1011. (3)(x-y)补= x 补+(-y)补=1.0101+1.1011=1.0000 x-y = -1 (4)没有溢出 4. x=+0.1011, y=+0.1101, 用两种运算方式判断 x+y 能否溢出。 解: ①采用单符号位操做检测方式: [x]补=0.1011, [y]补=0.1101 0.1011 + 0.1101 ————— 1.1000 符号位的代码是 01,两个符号位的代码不分歧,暗示运算成果溢 出。 5. 设十进制数 X =(+128.75)×2-10 (1)若(Y)2 = (X)10,用定点数暗示 Y 值。 (2)设用 21 个二进制位暗示浮点数,阶码用 5 位,此中阶符用 1 位;尾数用 16 位,此中符号用 1 位。阶码的基数为 2.写出阶码 和尾数均用原码暗示的 Y 的机械数。 (3)写出阶码和尾数均用反码暗示的 Y 的机械数。 (4)写出阶码和尾数均用补码暗示的 Y 的机械数。 解: (1)Y=+1000 0000, 11×2-10= 0.0010 0000 0011= 0.10 0000 0011×2-2 (2)原码暗示形式:尾符 阶符 阶码 尾数 20 0 1 0010 100 0000 阶符 阶码 0110 0000 尾数 (3)反码暗示形式:尾符 0 1 1101 100 0000 阶符 0110 0000 尾数 (4)补码暗示形式:尾符 0 阶码 1 1110 100 0000 0110 0000 6. 设有单地址加法指令 OP D, 此中 D 为 548AH; 而(548AH)=32B9H, (32B9H)=3C5DH,(3C5DH)=67E1H,(AC)=2007H。试问: (1)若 OP 是当即寻址加法指令,那么该指令施行后,AC 的内 容是什么? (2)若 OP 是间接寻址加法指令,那么该指令施行后,AC 的内 容是什么? (3)若 OP 是间接寻址加法指令,那么该指令施行后,AC 的内 容是什么? 解:(1)AC 的内容=(AC)+548AH=2007H+ 548AH=7491H (2)AC 的内容=(AC)+(548AH)=2007H+ 32B9H=52C0H ( 3 ) AC 的 内 容 = ( AC ) + ( ( 548AH ) ) =2007H+ ( 32B9H ) =2007H+3C5DH=5C64H 7. 有一条相对寻址的无前提转移指令,存于内存的 01000000B 单位 中,指令给出的位移量 D=011100B,要求: 21 (1)计较指令的转移地址 (2)给出取该指令时 PC 的内容 (3)给出该指令施行竣事时 PC 的内容。 解:(1)转移地址=(PC)+D= 0101 1100 B (2) (PC)=0100 0000 B (3) (PC)=0101 1100 B 8. 设内存按字节编址,若 8K×8bit 存储空间的起始地址为 7000H, 则该存储空间的最大地址编号为几多? 解:内存按字节编址,即内存字长为 1 字节=8 位。 8K=2 13 , 地 址 范 围 从 00~11 , 即 0000H~1FFFH. 若存储空间的起始地址为 7000H,则该存储空间的最大地址编号 为 7000H+1FFFH=8FFFH 9. 某计较机内存按字节编址,内存地址区域从 44000H 到 6BFFFH。 (1)请问该内存共有几多 K 字节的存储容量? (2) 若采用 16K×4bit 的 SRAM 芯片, 形成该内存共需几多片? 解: (1)内存按字节编址,即内存字长为 1 字节=8 位, 内存空间地址编号从 44000H 至 6BHFFFH。 则内存空间容量为 6BFFFH-44000H+1=28000H=160×210=160K (2) (160K/16K)×(8/4)=20 22 10.要形成 4M×8bit 的存储器,请问: (1)若采用 256K×8bit 的芯片,需几多片? (2)若采用 512K×1bit 的芯片,需几多片? 解: (1)4M×1024/256K=16 片 (2) (4M×1024/512K)×(8/1)=64 片 11.正在 CPU 施行一段法式的过程中,Cache 的存取次数为 3800 次, 由从存完成的存取次数为 200 次。 若 Cache 的存取周期为 5ns, 从 存的存取周期为 25ns,请问: (1)Cache 的射中率为几多? (2)CPU 的平均拜候时间为几多 ns? 解: (1)3800/(3800-200)=0.95 (2) (5×3800+25×200)/4000=6ns 23

点击次数:  更新时间:2016-05-052019-11-22